This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP4123439

Publication date:

1992-04-23

Inventor:

USHIKU YUKIHIRO

Applicant:

TOSHIBA CORP

Classification:

- international:

H01L21/336; H01L29/784

- european:

Application number:

JP19900242508 19900914


Priority number(s):


Abstract of JP4123439

PURPOSE:To generate no matching deviation between the source/drain regions and a gate electrode so as to form a minute element by a method wherein a dummy gate of the same shape is formed in a gate electrode formation scheduled region, an impurity is introduced with the dummy gate as a mask for forming the source/drain regions, the dummy gate is removed by etching to form a groove, and a gate electrode material is buried into the

groove.

CONSTITUTION:An oxide film 2 is formed on the surface on an n-type silicon substrate 1, and a resist pattern of a gate electrode, that is, a dummy gate 3 is formed. Boron ions are implanted to form the source/drain regions 4. Next, a wafer is dipped in an aqueous solution of hydrosilicofluoric acid saturated with silica and I is added, and an SiO2 film 5 is formed. The dummy gate 3 is removed, boron irons are implanted as a channel impurity to obtain a sharp channel profile. A gate oxide film 6 is formed, polysilicon 7 is deposited on the part of the removed dummy gate 3 and after phosphorus is diffused, reactive ion etching is performed so as to bury polysilicon 7 only in the part of the removed dummy gate.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑲ 日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A) 平4-123439

@Int. Cl. 3

識別記号 庁内整理番号 ❸公開 平成4年(1992)4月23日

H 01 L 21/336

8422-4M H 01 L 29/78 301 P 審査請求 未請求 請求項の数 4 (全川頁)

60発明の名称 半導体装置の製造方法

> ②特 頭 平2-242508 ②出 類 平2(1990)9月14日

> > 会 広

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

旬出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 則近 憲佑 の代 理 人

発明の名称

半導体異量の製造方法

2 特許市水の範囲

(1) 半導体基板上のゲート電極形成予定域にこの グート電極と同一形状のダミーゲートを形成する 工程と、Cのダミーゲートをマスクに不能物を導 入しソース/ドレイン領域を形成する工程と、と のソース/ドレイン領域上に前記ダミーゲート以 下の厚さに絶縁調を形成する工程と、前記ダミー グートをエッテング験去し課を形成する工程と、 Cのエッチング除去された非にゲート電極材料を 埋め込む工程とを具備したことを特徴とする半導 体委員の製造万法。

(2)前記絶縁漢を前記ダミーゲート以下の厚さに する工程は、前記絶縁展を前記ソース/ドレイン 領域上にのみ選択的に収長させる工程であること を特章とする請求項(1)記載の半導体要量の製造方

(3)前記絶縁頭を前記グミーゲート以下の連され

する工程は、前記半導体基板上に前記過級展を具 万性成長させる工程と、前記ソース/ドレイン値 域上の前記載線点上にレジストを形成する工程と、 前記ゲート電視形成予定域上の前記絶像展を除去 ナる工程と、前記レジストを除去する工程とから 成ることを特徴とする請求項(1)記載の単導体設定 の製造方法。

(4) 剪記ダミーゲートをエッテング絵会し帯を形 成する工程の後に、この様に貸出した前記差級額 の角畳展を形成する工程と、この角畳底の内側に ゲート電極材料を振め込む工程と、前配側量点を 株去する工程と、前記舞器度を除去することによ り舞出した前配半導体基板に不純物を導入する工 在とを具備したことを特徴とする請求項(1)記載の **半導体装置の製造方法。**

3. 条明の存組力が報

(発明の目的)

(童養上の利用分費)

本発明は、半導体装置の製造方法に係り、呼に MOSトランジスタのゲート電電形成方法に関す å.

(従来の技術)

ま8回は、従来例のグート電極形成の工程新面 羽である。

半導体基板101上に厚さ約10mmのゲート数 化減102を無限化によって形成する。次に厚さ 約400amのポリシリコン103をC-V D法によ って祖根する。次化フェトリングラフィ工程化よ りゲート電極のレジストパメーン104を形成す る(第8図(a))。

次に、このレジストペターン104をマスクに リアクティブイオンエッチング(BIE伝)によ りゲートポリシリコン103を異方的にエッテン グナる。この祭ゲートポリシリコン103とゲー ト級化成102の厚さの比は約40あるので、ゲ ートポリシリコン103のエッチングを10分オ ーパ化行なうと40倍、20メメーパ化行なうと 8 0 倍のエッテング選択比がないとゲート酸化度 102はエッテングされつくしてしまう。更に、 グートポリシリコン103と半導体基板1010

化あるいは果子の信頼性の低化等の問題点をひき ポリシリコンと優化膜のエッテング選択比を40 信以上に向上させることは難しい。従って、厚さ 約10m以下の罪いゲート酸化度を持つMOSト ランジスタを製造することは何めて困難である。

#9回は従来技術のアルミゲートトランジスチ 形状の工程断面図である。

半導体基板108上に酸化製109を厚さ約 200 a m 堆積 しフェトリングラフィエ程によりゲ ート電極のレジストパターン110を形成し、と れをマスクに配化膜109をエッチングする(賞 9 EC (a)) .

次に、レジストをはく難し、酸化鎂109をマ スクに不純知を拡散させ、半導体蓄根108中に ソース/ドレイン仮址111を形成する(無9図 (b)) .

次に、双化級109をエッテング株去後、厚さ 的1000mのゲート低化級112を無限化法によ って形式する。次に、厚さ約400mmのアルミニ

ェッテング選択比は、ほぼ1K近いので興時だし て半導体基種101はエッテングされてしまう。 との数、単導体基板101に入ったがメージによ り、果子がリークするなどの悪影響がある(果8 ⊠ (b)) .

次化、この状態で使化を行なうと軟化膜105 形成時にゲートポリシリコン103階に酸化減 105がパースピーク106の様化くい込み、グ ート達てゲート酸化譲102の厚さが厚くなるた め、政値の変動など素子の特性劣化を招来する (# 8 B (c)).

次に、ソース/ドレイン領域107を形成する と単化菓105のペーズピータ106の為、ゲー トポリシリコン103組とソース/ドレイン模様 107階との重なりが小さくなり丁ぎホットキャ リアに対する信頼性が低下する(賞8図(4))。

以上に示す様々ゲート電瓶の形成万法にないて は、ゲートポリンリコン103のリアクティブイ オンエッテング時に、半導体基板101がエッテ ングされる為リークの発生、素子特性の変動、劣

ウム合金をスペッチ伝により単数する。次にフォ かとす。しかしながら現状のエッテング技術では、 トリソグラフィ工程によりゲート電腦のレジスト パターンを形成し、これをマスク化アルミニワム ゲート113をエッテングにより形成する(第9 50 (C)) .

> 以上に示す様なアルミニウムゲートトランジス メの形成方法にかいては、ソース/ドレイン領域 111とアルミニウムゲート113の形成が異な るフォトリングラフィ工程により行なわれている 為ソース/ドレイン領域1111とアルミニウムグ ート113との間のせわせずれを見込んで果子を 形成する必要があり、電子の微細化には通さない。 第10回は、従来技術のポリシリコンゲートト

ランジスタ形成の工程新面図である。

n 型半退体器折114上に通さ約20cmの配化 鎖115を熟ま化法によって形成する。 次にチャ オル不利知暦115を形成する為に、ポロンを加 遠電圧 2 0 keV、ドーズ量 2×10¹² cm⁻² の条件で イオン庄入する。この祭のテャネル不純面房114 の保さは約 0.1 am てある(異 1 0 図(a))。

次に、リンを拡散させたポリシリコンを半導体 番板114上に準度後、フェトリングラフィ工程 によりゲート電板のレジストパチーンを形成し、 これをマスクにエッチングを行ないポリンリコン ゲート116を形成する。次に、レジストパチー ンをはく離後、ポリシリコンゲート116を無慮 化する。この無酸化の酸、チャネル不純物層114。 の母さは約0.15mm 佐伸びる(数10回向)。

次に、ソース/ドレイン領域 1 1 7 を がロンのイオン 庄入 と 9 0 0 で 、3 0 分程度のアニールにこって形成する。このアニール処理の際、チャネル不 祀物層 1 1 5 の 保さは約 0.2 m 本件びる(第1 0 図(c))。

一般にボゲートを用いた場合、ゲートポリシリコンと半導体基板の仕事関数の差から、半導体基板の表面を得いり型にする必要があるがこのり型不純物層が決ければ決い程ゲート電極によるティオル領域の割割がしやすくなり、いわゆるショートティネル効果に有利である。

しかしまがら、以上に示した様をポリシリコン

電極と同一形状のダミーゲートを形成する工程と、 このダミーゲートをマスクに不純物を導入しソース/ドレイン領域を形成する工程と、このソース
/ドレイン領域上に前記ダミーゲート以下の厚さ
に絶縁減を形成する工程と、前記ダミーゲートを
エッテング除去し漢を形成する工程と、このエッ
ナング除去された漢にゲート電極材料を埋め込む
工程とを具備したことを特徴とする半導体経費の
製造方法を提供する。

(作用)

との様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン保域を形成すると共に、ダミーゲートを軟去後気に自己整合的にゲート電極を形成している為、ソース/ドレイン保域とゲート電極に合わせずれが生じず数細化された太子を形成することができる。

また、<u>グート電低と周囲の色素質の高さをそろ</u> えることが可能であるので果子の平坦化をはかる ことができる。

(吳茂例)

ゲートトランジスタの形成方法にかいては、テャ ネル不利物をイェン住入してからの船処理工程が、 数多く入る為、後いティネル不利物層を形成でき ない。従って、ま子を登組化することも難しくな え。

(発明が解決しようとする経理)

以上の様に、従来のNOSトランジスタの形成 方法にかいては、海いゲート酸化原を用いたNOSトランジスタが形成できない金属をゲート材料とした場合、マルファラインでソース/ドレイン値域が形成できない、後いチャネル低域の不認知拡散者が形成できず、従ってQ5mm以下のゲート長を持つ酸細なNOSトランジスタを製造できないという問題点があった。

本発明は、この様を経題を解決する半導体委使 の製造方法を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は上記事情に重みて為されたもので、半 導体基板上のゲート電極形成予定域にこのゲート

以下、本発明の実施例を図面を参照して説明する。・

第1回は、本発明の第1の実施例の半導体要量の要達方法の工権新面配である。

□型シリコン基項1表面に無酸化により酸化原2を形成する。次にフォトリングラフィ工程により厚さ約1 μ四 のゲート電極のレジストバターンを形成する。とのレジストバターンがダミーゲート3 となる。なか、との額レジストとしては放水性のものを用いる(第1図(4))。

次に、デミーゲート3をマスクにポロンを加速 電圧20 keV、ドーズ量 5×10^{18 m⁻²} の条件でイ オン住入し、ソース/ドレイン領域4を形成する。 この際、ソース/ドレイン領域4 にポミーゲート 3 に対して自己数合的に形成される(第 1 短 lb))。

次に、シリカを負担させたケイフェ化水果像水 器板にウェーハを皮積し、ALを低加工ると、n型 シリコン蓄板 1 上に SiO。 原 5 が形成される。 C の類、レジストから成るダミーゲート 3 は像水性 である為、ダミーゲート 3 上には、 SiO。 娘 5 は 形成されない。通常ボジ型レジストは酸水性を示すが、ファスを含むブラズマにさらすことにより、より一層硬水性を示す硬にたるみ、SiO。 編5を形成する工程に先だっての型シリコン基板1にブラズマ処理を施しておいてもよい。また、このSiO。 編5 は、ダミーゲート3 に対して自己整合的に形成される(編1 図(c))。

次に、レジストから区るダミーゲート 3 を練云し、ナャネル不純物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン 住入する。この際、反にソース/ドレイン領域 4 は形成されているので、チャネルイオン住入徒の熱処理に従来に比べ短時間で済む。従ってチャネル不 純物層はシャープをチャネルブロファイルを持ることができる(第 1 図(d))。

次に、ファ化アンモニりム器被を用いてダミー ゲート3を放去することにより露出した SiOa 譲 2をエッテング放去し、ゲート酸化を行って厚さ

たか、ポリシリコンのかわりにアルミニウムをスパック伝又はCVD供により権機領エッテパックすることによりアルミニウムゲート電極のMOSトランジスタを形成することができる。以上の様なアルミニウムゲート電極のMOSトランジスタ

的 5 am のゲート酸化製 6 を形成する。ことで SiO。 調 2 を除去したのは、 SiO。 編 2 上にはレジストが形成されていたので、 この SiO。 編 2 を そのままゲート酸化減として用いるとレジストに よる汚染でま子 特性を劣化させる あである。 次に、除去されたダミーゲート 3 の部分にポリッリコン 7 を C V D 住により 推殺する。 C V D 住により形成されたポリッリコン 7 は、 カパレージが良く、 除去されたダミーゲートの課節を埋め込むことが できる(第1 図(ロ))。

次に、このポリシリコンでにリンを拡散したほ、 リアクティブイオンエッテングを行なうことによ り、除去されたダミーゲートの部分にのみ、ポリ シリコンでが進め込まれることになる。この原、 ポリシリコンでから成るゲート電極は、ソース/ ドレイン領域4に対して自己整合的に形成される (無1回(1))。

以上に示した様を学導体装置の製造方法によれ は、ダミーゲートをマスクにして自己整合的にソ ース/トレイン領域を形成し、このダミーゲート

の形成方法によれば上記に示した効果の他に以下 に示す様な効果を得ることができる。

即ち、ソース/ドレイン領域形成後にゲート包 福を形成しているので熱処理が少なくてナチアル ミニウムの様な比較的融点の低い材料をゲート包 福に用いることができる。

第2回は、本発明の第2の実施例の半導体装置 の製造方法の工程新面図である。

P型シリコン蓄板 8 上に厚さ約 20 nm の無限化 譲9 を形成する。次に厚さ約 0.3 mm のポリンリコ ン1 0 を C V D 法により堆積し、リンを拡散させ、 更にこのポリンリコン 1 0 上にンリコンチェ化譲 1 1 を C V D 法により堆積する。次にフェトリン クラフィ工程により、ゲート電極のレジストパチーンを形成し、このレジストパチーンをマスクに リアクティブイオンエッチングによりシリコンチェ化銀 1 1 、ポリンリコン 1 0 をエッチング除 去 する。この段段優したシリコンチェ化級 1 1 、ポリンリコン 1 0 が パミーゲート 1 2 となる。 パミーゲート 1 2 となる。 パミーゲート 1 2 となる。 パミーゲート 1 2 となる。 パミーゲート 1 2 の 好料としては、レジスト、 絶 報初、 テングステン等の高融点金属、ポリシリコン、ポリシリコンとシリテイド、高融点金属の表層優等を用いることができる(第2回(4)。

次にレジストをはく難し、ヒまのイオン住入に より、 a型のソース/ドレイン領域13を形成す る(減2 図(b))。

 次に他能展例とはSiO。以14を厚さ的0.35
 り飲く。次に、この設立された。

 μ四 具万性堆積させる。これは、例えばブラズマ
 西及びSiO。 仮14上にシリレンター・ロンレンプナンス法(ブランズマECR法)によって実現することが可配である。このプラズマECR法によれば垂直方向にはである。次に、テおことができる。次に、テおiO。成14世根表するが、被方向にはほとんどでは、立た行なり(第2回(f))。

 3iO。成14世根表するが、被方向にはほとんどができる。次に、テルト信域15に信

次に、レジスト 14: を厚さ約 1 mm 並布し、そのまま現象し厚さ約 0.2 mm技力(環)にする(第 2 図 (d))。

次に、NH。OH 信放によってダミーゲート12 上のSiO。展14のみをエッナング輸去する。次にレジストをはく避すると、SiO。展14の残産 14. がシリコンテッ化成11上に残る。次にグミ

の飲去された部分にリンをイオン住入することに よりLDD構造の「領域18を形成することがで きる(第2図(4))。

以上に示した様な半導体製量の製造方法によれば、ゲート領域15の内側にシリコンテァ化膜の機差16を設けることにより、リングラフィの級界より更に超いゲート電低17を形成することができる。また、無硬化膜9のエッチング時にゲート領域15の側部の3iO。減14の侵退を防ぐことができる。また、従来の工程で形成されたLDD構造の a 値域に比べて無処理工程が少ないので不純物産をの制御がしゃすい。

とこでダミーゲートの質問に形成される絶縁属 の形成方法について説明する。

がミーゲートの下部が平坦な場合は通常の配化 原準表、エッナバック法を用いて絶縁調をダミー ゲート以下の厚さに形成することは可能であるが、 通常の場合は、ダミーゲートの下部には少なくと もフィールド駅化製の設置があるので、このよう にはてきない。 カルドライエッテング法によりシリコンテッ化製 11を終去する。この際、シリコンテッ化製11 上のSiO。 級14の残まも同時に稼くことができる。これがダミーゲート12を復産構造にする理由である(無2図(c))。

次化、ポリシリコン10をエッナングにより取り飲く。次に、この缺去されたダミーゲート12 B及びSiO。 裏14上にシリコンテァ化質を形成し、会面リアクティブイオンエッチングすること により、ゲート 仮域150円側に角盤16を形成 することができる。次に、ティネル低へのイオン 生入を行なり(第2回(f))。

次に、ゲート領域15に腐出している無域化算9をエッチング検去する。次に、第1の実施例で示した工程を用いてゲート電低17を形成する。 この後、絶象質を堆積して次の工程に進んでよい(第2回域)。

さたは、絶縁感を複数して次の工程に進むかわ りにゲート領域15の内側に設けられた側壁16 をケミカルドライエッナング法により数去し、こ

第3回の新田図に示したように通常のMOSトランジスタでは、シリコン基板19上にフィールド酸化族20のある領域と、ゲート酸化族21のある領域と、ゲート酸化族21の立ちるのとをがある。この世を300とである領域で数百 am の設置がある。この数量23を通常のCVD am で地域され、このでは数23を通常のCVD はによったド酸化(フィールド酸化(クラー)では変えの原とはが、チャックでは変えるが、ゲート酸化(クラー)ではずミーグルトの原とはが、シートを対しては、カートを対した。このでは、1 世紀により 本のでは、1 世紀によりには、1 世紀には、1 世紀には、

第4回は、本発明の第3の実施例の半端体接便の製造方法の工程新面図である。

□型シリコン蓄板 2 4 表面に触放化により嵌化 鉄 2 5 を形成する。次にフォトリングラフィ工程 により厚さ的 1 μm のゲート電極のレジストバタ ーンを形成する。このレジストバターンがダミー グート26となる。なか、この際レジストとして は放水性のものを用いる(其√図□)。

次に、デミーゲート 26 をマスクにボロンを加速電圧 20 keV、ドーズ登 5×10^{13} cm⁻¹ の条件でイオン圧入し、ソース/ドレイン観 27 を形成する。この類、ソース/ドレイン観 27 にがミーゲート 26 に対して自己整合的に形成される(質量 20 ()。

次に、シリカを急和させたケイファ化水気水の形形にクェーハを受读し、ALを配置をあるになった。 2 8 元の 2

图(的)。

以上に示した様を半導体装置の製造方法によれば、第1の実施例と同様の効果を興するのみならず低抵抗で高階の処理に耐え得るゲート電極を得ることができる。

第5回は、本発明の第4の実施例の半導体装置 の製造方法の工程新面図である。

□型 シリコン 蓄板 2 4 表面 に 熱酸 化 に より 酸 化 低 2 5 を 形 成 する。 次 に フォト リソ グラフィ 工程 に より 厚 さ 的 1 μ m の ゲート 電 極 の レ ジスト パ タ ー ン を 形 成 する。 こ の レ ジスト パ タ ー ン が ダ ミ ー ゲート 2 6 と なる。 な か 、 こ の 段 レ ジスト と し て は 政 水性 の も の を 用 い る (薫 (図 回))。

次に、デミーゲート 26 をマスクにポロンを加速電圧 20 keV 、ドーズ量 5×10^{13} cm $^{-2}$ の条件でイオン住入し、ソース/ドレイン領域 27 を形成する。この際、ソーズ/ドレイン領域 27 はぎミーゲート 26 に対して自己整合的に形成される(第4回(b))。

次に、シリカを飽和させたケイファ化水果銀水

次に、レジストから成るダミーゲート 2 6 を飲 生し、ナャネル不調 をしてポロンを加速 電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン 任人 する。この際、氏にソース/ドレイン領域 2 7 は 形成されているので、チャネルイオン 住入 使の 別 型に 従来に比べ 坦 時間 で 好 む。 従って シャーブ なチャネルブロファイルを 得ることが てきる。 ここまでは、第 1 の実施例と同様の工程である(第 1 少図(d))。

次に、テメンナイトライド課29をスペッチ又はCVD法により厚さ約600Å 堆積する。狭いて、ダミーゲート26を放去することにより生じた課題30にメングステン版31をCVD法により埋め込む(無4回間)。

次に、ナタンナイトライド裏29及びタングス ナン属31をリアクティブイオンエッテングによ りエッナングし課品30以外のタンダステン展31 及びテタンナイトライド属29を輸去する(第4

次に、レジストから収るダミーゲート 2 6 を除去し、ナャネル不利物としてポロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン注入 する。この際、既にソース/ドレイン領域 2 7 は 形成されているので、ナャネルイオン注入 徒の熱処理に従来に比べ値時間で済む。従ってシャーブ
たナャネルブロファイルを得ることができる。こ

とまては、第1の実施術と同様の工程である(第 「中国(d)。

次にナチンをスパッタ法により厚さ約50°00地 扱し、800℃テッ素学団気でアニールするとポ リンリコン32上にのみテチンシリティド層33 が形成される。アンモニア処理により未反応のテ メンを缺去することでポリンリコン32上にのみ ナタンシリティド層33を残量することができる (類5図())。

以上に示した様を半導体装置の製造方法によれば、 第1の実施例と同様の効果を美するのみならず低抵抗のポリシリコングート電視を持ることができる。

第6回は、本発明の第5の実施例の単導体委配

とにより、より一層放水性を示す様になる為、SiO. 展28を形成する工程に先だってロロシリコン基板24にブラズマ処理を施しておいてもよい。また、このSiO. 展28は、ダミーゲート26より薄く例とは厚さ約0.8mmとする。この際、SiO. 展28は、ダミーゲート26に対して自己整合的に形成される(無⁴回(c))。

次に、レジストから成るダミーゲート 2 6 を飲 去し、チャネル不減物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10¹² の条件でイオン在入 する。との際、既にソース/ドレイン領域 2 7 は 形成されているので、チャネルイオン圧入後の船 処理に従来に比べ短時間で済む。従ってシャーブなテャネルブロファイルを得ることができる。ここさでは、第 1 の実施例と同様の工程である(第 1 ② 図(d))。

次に、パラジウム3 4 をスパッチ法にて輝さ約30 a m 推 積する。次にレジスト3 5 を並布し、そのまま現像を行なってダミーゲートを除去することにより生じた課題3 0 のみに残電する様にする

の製造方法の工程新面図である。

次に、ダミーゲート 2 6 をマスクにポロンを加速性圧 2 0 keV、ドーズ量 5 × 1 0¹³ cm⁻³ の条件でイオン住入し、ソース/ドレイン領域 2 7 を形成する。この設ソース/ドレイン領域 2 7 はデミーゲート 2 6 に対して自己整合的に形成される(第 1 図 (b))。

次に、シリカを飽和させたケイファ化水素酸水溶液にウェーハを浸液し、ALを添加すると、ロ型シリコン基板24上にSiO。 展28が形成される。この酸、レジストから成るダミーゲート26上には、SiO。 展28は形成されない。通常ボジ型レジストは酸水性を示すが、ファ果を含むプラズマにさらすと

(I 6 2 (4)) .

次に研歴とファ酸の混合液により、レジスト35で度われた部分以外のパラジウム34をエァナング検索する。次に、酸素アァシャでレジスト36をはく離する(第6回時)。

次に健康領帯技化ウェハーを浸漬することでパラジャム34の部分化の示選択的に消35iを指表する(第6回記)。

以上に示した様々学等体製量の製造方法によれば、 第1の実施的と同様の効果を舞するのみならず、低低抗のゲート電磁を得ることができる。

第7回は本発明の第6の突角例の半導体委員の 製造方法の工程所面回である。

P型シリコン基板 3 6 上に熱酸化原 3 7 を厚さ 約 2 0 a m形成する。次に、シリコンテァ化鎮 3 8 を C V D 法により厚さ約 0.3 m m 複数する。次にポリンリコン 質 3 9 を C V D 法により厚さ約 0.1 m m 複数する。次にフェトリングラフィエ 組及びエァナング工程によりポリシリコン 質 3 9 とシリコンテァ化額 3 8 との 数 R 真 m ら x る x ミーケート

40を形成する(無7図(2))。

次に、ポリシリコンをCVD伝により厚さ的
Q14m項表し、全面リアクティブイオンエッテン
クを行なうことにより、ポリシリコン 図3 9 がシリコンテッ化 級3 8 をくるんだ形状のダミーゲート 4 0 が形成される。次に出来をイオンほ入し、
ンース/ドレイン 個域 4 1 を形成する(銀7 図
(b))。

次に、第1の実施例で示したプラズマECR伝 を用いて、熱硬化線37上のSiО。線42を選択 的に成長させる。次に800で、N.中でアニール 処理を行たう(第7回に)。

次に、シリコンチャ化展380周囲に形成されたポリンリコン頁39をケミカルドライエッナングを用いて稼去し、このシリコンテァ化展38とSiO。展420隙間にリンモイオン注入して a不純物層43を形成する(菓7図(d))。

次に、シリコンチァ化属38を選択的にエッチング飲去し、第1の実施例に示した工程によりゲート電極44を形成する(第7回(c))。

示す工程新面図、 第6回は、本発明の第5の実施 例の半導体級量の製造方法を示す工程新面図、 第 7回は、本発明の第6の実施例の半導体装置の製造方法を示す工程新面図、 第8回 , 第9回 , 第 10回は、従来例の半導体製量の製造方法の工程 断面図である。

図にかいて、

1 … n 型シリコン蓄板、2 … 酸化底、3 … がえ ーゲート、4 … ソース/ドレイン領域、5 …SiO₂ 底、6 … ゲート酸化族、7 … ポリシリコン。

代理人 弁理士 剪 近 章 佑

以上に示した半導体製量の製造方法によれば、 従来のLDD構造の形成方法に比べ、ゲート電極 と「不規制層のオーバラップ部が大きくとれて NOSトランジスタの信頼性が向上する。


[発明の効果]

以上述べた様に本発明によればソース/ドレイン値域とゲート電極が自己整合的に形成されているので両者のもわせずれが生じず、微細化されたま子を形成することができる。


また、グート電磁と関因の絶縁線の高さをそう えることが可能であるので黒子の平坦化をはかる ことができる。


↓ 図面の簡単な説明


第1回社、本発明の第1の実施例の半導体委員の製造方法を示す工程所面図、第2回は、本発明の第2の実施例の半導体委員の製造方法を示す工程所面図、第3回社、従来例の半導体委員を示す所面図、第4回社、本発明の第3の実施例の半導体委員の製造方法を示す工程所面図、第5回社、本発明の第4の実施例の半導体委員の製造方法を




-238-











(h)



































第 9 図







第 10 図